JP 363133672 A JUN 1988

(54) SEMICONDUCTOR-DEVICE

(11) 63-133672 (A) (43) 6.6.1988 (19) JP


(21) Appl. No. 61-282722 (22) 26.11.1986


(71) NEC CORP (72) YOSHIO KURODA

(51) Int. Cl. H01L29 78, H01L21 88, H01L29 46

PURPOSE: To obtain a semiconductor device equipped with a low-electric-current polycide electrode which is not exfoliated from a substrate by installing a three-layered polycide electrode which is composed of an impurity-doped polysilicon film and tungsten silicide films where the component ratio of silicon to tungsten for one film is more than a prescribed value and that for the other film is lower than the prescribed value.

CONSTITUTION: A three-layered polycide electrode 7 installed is composed of an impurity-doped polysilicon film 4 and a first and a second tungsten silicide films 5, 6 which are laminated in succession on the polysilicon film and whose component ratio of silicon to tungsten is more than 2.6 and less than 2.6, respectively. For example, a field oxide film 2 and a gate oxide film 3 are formed on a semiconductor substrate 1; the polisilicon film 4 is then formed and, at the same time, an impurity is doped. Then, the first tungsten silicide film 5 whose component ratio of silicon to tungsten is 2.7 is formed; in succession, the second tungsten silicide film 6 whose component ratio of silicon to tungsten is 2.5 is formed. After that, the layers 6, 5, 4 are removed selectively; a three-layered polycide gate electrode 7 is obtained.





None

## ⑲ 日本国特許庁(JP)

⑪特許出願公開

# 四公開特許公報(A)

昭63 - 133672

@int\_Cl.4

30代 理 人

識別記号

庁内整理番号

④公開 昭和63年(1988)6月6日

H 01 L 29/78 21/88 29/46 301

G-8422-5F Q-6708-5F D-7638-5F

審査請求 未請求 発明の数 1 (全4頁)

半導体装置 39発明の名称

> 昭61-282722 顖 20持

昭61(1986)11月26日 顖

**B** 明 者 ⑫発 日本電気株式会社 ①出 願 人

弁理士 内 原

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

明細書

発明の名称

半導体装置

### 特許請求の範囲

不純物ドーアのポリシリコン膜と前記ポリシリ コン膜上に順次積層されるシリコン/タングステ ン租成比がそれぞれ 2.6 以上および 2.6 未満の第 1および第2のタングステン・シリサイド膜とか らなる3層構造のポリサイド電極を備えることを 特徴とする半導体装置。

### 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置に関し、特にポリサイド電 極の構造に関する。

#### し従来の技術)

従来、半導体装置のゲート電極、取出電極およ び内部配線のコンタクト電極等の各電極材にはア ルミニウムまたは活性化されたポリシリコンなど が用いられて来たが、半導体装置が微細化され高 集積化されるに伴ない最近では活性化されたポリ シリコン膜とタングステン・シリサイド膜からな る2層構造のポリサイド電極が用いられるように

## (発明が解決しようとする問題点)

半導体装置に用いられる電極に要求される特性 の一つに、電極自身の電気抵抗の問題がある。一 股にこの電気抵抗は半導体装置の動作速度の面か ら考えると出来るだけ低抵抗であることが望まし いが、前述した従来のタングステン・シリサイド - ポリサイド構造の電視では未だ充分に低低抗化 されたとは言い難い。この2脛構造のポリサイド 電極は、通常、シリコン/タングステン組成比が 2.6 乃至2.8 程度のダングステン・シリサイド版 で形成される。従って、電極としての電気抵抗値 を更に下げるためにはこのタングステントシリサ イド膜中のシリコンの割合を少なくすればよいこ とは明らかである。しかしながら、シリコン/タ

#### 特開昭63-133672(2)

ングステン組成比が2.6 表満のタングステン・シ リサイド膜を用いると電極形成後の無処理工程で 📑 タングステン・シリサイド膜が下地基板から剝離 する場合があるので信頼性上好ましからざる問題 を生じる。

との剝離現象を生じることなき低電気抵抗のポリ サイド電極を備えた半導体装置を提供することで BB.

(問題点を解決するための手段)

本発明によれば、半導体装置は、不純物ドープ のセリシリコン膜と前記ポリシリコン膜上に風次 **段層されるシリコン/タングステン組成比がそれ** ぞれ 2.6 以上および 2.6 未消の第 1 および第 2 の タングステン・シリサイド膜とからなる3層協造 のポリサイド電極を備えて构成される。

すなわち、本発明によれば、活性化されたポリ シリコン膜上にはシリコン/タングステン組成比 の互いに異なる2粒のタングステン・シリサイド 腹を続けて形成した 3 图 相 遺のタングステンシリ サイド・ポリサイド构造の電極が使用される。 (実施例)

- 本発明はその製造方法を説明することによって 良く理解し得ると考えられるので、以下製造工程 図を参照して本発明を詳細に説明する.

本発明の目的は、上記の状況に悠み、下地基板 第1図(a)~(e)は本発明をMOS電界効 果トランジスタのゲート電極に実施した場合の製 造工程図である。 本実施例の工程図によれば、半 導体基板1上には第1図(a)に示す如くフィー ルド酸化膜2およびゲート酸化膜3が通常の技術 によりまず形成され、ついで第1囚(b)のよう にポリシリコン膜4が例えば膜厚1500Aで形 成されると共に通常の熱拡散法による不純物ドー アと表面ガラス 層のエッチング 除去が行なわれ る。ここで、第1図(c)に示すようにシリコン /タングステン組成比が例えば2.7 のタングステ ン・シリサイド・ターゲットを装着したスパッ ター装置(図示しない)を用いて第1タングステ ン・シリサイド限がポリシリコン腹4上に例えば 膜厚1500人で形成され、つづいてシリコン/

タングステン組成比が例えば2.5 の第2のタング ステン・シリサイド・ターゲットを装着したス パッター装置を(図示しない)を用いて第2のタ ングステン・シリサイド腹6が例えば限厚150 O 入で第1図 ( d ) に示すように順次積層形成さ れる。従って、第1および第2のタングステン・ シリサイド限ちおよび6ならびに最下層のポリシ リコン膜4をフォトエッチング技術により選択除 去すれば第1図(e)に示す如き3層相違のポリ サイドゲート電極7を得ることができる。

木実施例によれば、ポリサイド・ゲート電極7 は無処理工程で剝離し難い膜質をもつシリコン/ タングステン組成比2.6 以上のタングステン・シ リサイド膜が下層に、また電気抵抗値の小さな膜 賃の組成比2.6 未満のタングステン・シリサイド 膜が上層にして形成されているので、両者の利点 を共有することができ無処理に対する安定性と低 心気抵抗特性とを兼備する。すなわち、実験によ れば、ポリシリコン膜4と第1および第2のタン グステン・シリサイド膜5および6の膜厚比をそ

れぞれ4:2:2に設定した場合には、それと同 一形状寸法の従来构造電極に対しそれぞれ20~ 30%程度まで電気抵抗を軽減し得ることが立証 thb.

第2図(a)~(c)は本発明をMOS電界効 果トランジスタのゲート配線投続およびソース。 ドレイン領域からの取出電極に実施した場合の製 造工程図を示すものである。本実施例によれば、 前実施例同様半導体装板11上にフィールド酸化 膜12、ゲート酸化膜13がまず形成され、更 に、ゲート電極14、ソース、ドレイン拡散暦1 5.16、層間パッシベーション膜17、コン タクト孔18がそれぞれ形成される。〔第2図 (a)参照)。ついで前実施例で詳述したよう に、不純物をドープされたポリシリコン膜19、 第1のタングステン・シリサイド膜20および第 2のタングステン・シリサイド膜21がそれぞれ 形成される。(第2図(b)参照)。第1および 第2のタングステン・シリサイド膜20および2 1ならびにポリシリコン膜19をフォトエッチン

### 特問昭63-133672(3)

グ技術により選択除去すれば第2図(c)に示す ようにゲート電極14およびソース、ドレイン領 域15.16上に配線用ポリサイド電極22およ び23.24をそれぞれ形成し得る。本実施例の 配線用ポリサイド電極はタングステン・シリサイ ド膜が組成比を異にする2つの膜質の積層膜から 形成されているので、熱処理に対する安定性と低 電気抵抗特性とをそれぞれ兼備する。

〔発明の効果〕

半導体装置におけるタングステン・シリサイド・ ポリサイド構造の電極は耐熱処理性と低抵抗特性 のそれぞれ異なる性質をもつ2つのタングステン ・シリサイド膜の積層膜を含んで3層構造に形成 されているので、電極の電気抵抗を少くとも20 ~30%程度軽減し得ると共に下地基板との剝離 現象を防止し得る効果があり、半導体装置の信頼 性を苦しく向上せしめることができる。

以上詳細に説明したように、本発明によれば、

第1図(a)~(e)は本発明をMOS電界効 果トランジスタのゲート電極に実施した場合の製 造工程図、第2図(a)~(c)は本発明をMO S電界効果トランジスタのゲート配線投続および ソース、ドレイン領域からの取出電極に実施した 場合の製造工程図である。


1. 11…半導体基板、2. 12…フィールド 酸化膜、3,13…ゲート酸化膜、4,19…不 純物を含むポリシリコン膜、5.20…第1のタ ングステン・シリサイド膜、6. 21…第2のタ ングステン・シリサイド膜、7…(本発明にかか る)3層構造のポリサイド・ゲート電優、22. 23,24…(本発明にかかる)3層構造の配線 用ポリサイド電極。

代理人

6 第2のタンクステンシリサイト膜



図面の簡単な説明




第1図


(d) 3層構造のホリサイ・ ケート電極

第1図

*(e)* 

### 特開昭63-133672(4)





22,23,24;3届横造0配線用ポリサイド電極